台积电挑战摩尔定律：即将研发1nm工艺|晶体管_新浪科技

原标题：台积电挑战摩尔定律：即将研发1nm工艺

众所周知，目前IT行业所使用的的半导体大部分都是问世60年的硅基电路，并验证了摩尔定律2年一次的微缩规律。

不过，凡事都有极限，业界巨头在陆续突破了5nm、3nm和未来的2nm之后，目标已指向业界的巅峰：1nm工艺！

按照台积电的内部规划，今年将会正式量产5nm工艺、明年则是3nm工艺，而2nm工艺已处在研发阶段，目前计划在2024年公布面世。那么，2nm之后是什么情况呢？

根据台积电在最近的股东大会上表态来看，其正在研究2nm以下的工艺，也就是传说中的1nm工艺。

其实，1nm工艺绝非数字减少、芯片变薄那么简单，它还还有更深的意义：1nm工艺很有可能是硅基半导体的谢幕演出，业界的发展会由全新材料替代，例如碳纳米管、纳米片等。值得一提的是，IBM的科研团队早在2017年就已经研发出了1nm晶体管，其所用的材料就是碳纳米管。

回顾过往，硅基半导体的工艺极始终都在突破极限，过去的10nm、7nm、5nm、3nm甚至2nm都被曾被认为是硅基工艺的极限。

在去年的Hotchips会议上，台积电研发部门负责人、技术研究副总经理PhilipWong（黄汉森）曾表示晶体管会在2050年到达氢原子尺度，即0.1nm的半导体工艺极限。

至于未来的技术方向，PhilipWong认为碳纳米管（1.2nm尺度）、二维层状材料可以让晶体管的运算速度变得更快、体型更微小；与此同时，PRAM（相变内存）、旋转力矩转移随机存取内存（STT-RAM）则会与处理器直接封装在一起，达到更小的体积和更快的数据传输。除此以外，其实业界还有3D堆叠封装技术可以使用。