不支持Flash

AMD原生四核CPU架构详解(5)

http://www.sina.com.cn 2007年03月12日 11:20 太平洋电脑网

五、伐指令优化器、乱序执行、SSE4等新特性

  INTEL在Pentium M构架之初引入了一项新技术-伐指令处理器,伐处理器专门处理所有的X86伐操作例如PUSH、POP、CALL、RETURN等。伐处理器将这些伐数据集中处理而无需其他执行单元参与,这尤其简化了CPU整数执行单元的工作,加快了整数执行单元的处理速度。

AMD原生四核CPU架构详解(5)
CORE中的宏指令融合技术

  AMD在Barcelona中也引入了类似的技术,AMD称之为伐指令优化器。有了伐指令优化器,处理器中的伐指令不再需要经过3路编码,也不再由整数执行单元处理,这加快了伐指令的处理速度,也同时加快了整数执行单元的处理速度。

  当对比Athlon64和Core 2 的构架图后,我们就容易理解为什么同频率下CORE构架在以SSE数据为主的应用程序中表现的比Athlon64出色。但在3D图形应用方面又如何解释呢?难道CORE构架的大容量L2缓存和先进的预测技术使得CORE构架打败了内置内存控制器的K8构架?

  CORE构架中一个重要改进是OOOE乱序执行:当装载指令队列发生等待时,处理器可以将队列后方处于等待的指令优先装载并执行,而不是一直等待到堵塞结束。平均而言,约30%的指令会发生一定时间的堵塞,这一乱序执行模式的引入,使新构架CPU性能有了明显的提高。AMD的K8构架并不支持OOOE乱序执行指令,所以即使K8构架有优秀的内置内存控制器,也依然被对手的CORE构架击败。正视这一技术上的落后,AMD在K8L构架的首款芯片Barcelona上及时改进为OOOE技术,这一改进必将为K8L构架的性能带来极大的提高。

AMD原生四核CPU架构详解(5)
AMD强调的OOOE机能

  Barcelona将可以乱序执行指令,同样也可以在前一指令尚未处理完成时,装载并用空载单元处理下一指令,即使这两条指令需要读取不同的内存地址。Barcelona拥有3个地址生成单元,可以完成3个寄存指令每周期,而CORE构架每周期只能执行1次-K8L构架的寄存速度要比CORE构架强大3倍。

  K8L构架中加入了新的SSE4指令扩展:SSEEXTRQ/INSERTQ指令和MOVNTSD/MOVNTSS指令。前者可以将多条指令合并为一条指令执行,后者用来计算流量寄存指令。INTEL也会将在稍候发布的Penryn处理器中加入。

[上一页] [1] [2] [3] [4] [5] [6] [7] [8] [9] [下一页]

本文导航:
·英特尔力挽狂澜 K8构架终谢幕
·K8L构架-首款原生四核心CPU
·SSE、浮点性能翻倍-全面增至128位
·K8软肋不再-分支预测器的重要改进
·伐指令优化器、乱序执行、SSE4等新特性
·内存控制器与预取器
·32路L3缓存首次进入桌面CPU
·智能功耗控制-核心及北桥独立供电
·告别K8构架 AMD三巨头引领新时代

发表评论
爱问(iAsk.com)
不支持Flash
 
不支持Flash
不支持Flash