四十年磨一剑Inte 45nm晶体管技术

　　【IT168评测】2007年1月29日，英特尔中国有限公司在北京宣布其在基础晶体管设计方面所取得的一个最重大的突破：采用两种完全不同以往的晶体管材料来构建45nm晶体管的绝缘“墙”和切换“门”。

　　英特尔将采用专有的新型高-k介质材料作为晶体管栅介质，同时采用新型金属材料组合作为晶体管栅电极，不仅极大的减少了45nm晶体管漏电量，同时提高了处理器性能。“采用高-k栅介质和金属栅极材料，是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体（MOS）晶体管以来，晶体管技术领域里最重大的突破，”英特尔公司联合创始人戈登•摩尔（Gordon Moore）给予了这项新晶体管技术给予了极高了评价。

　　英特尔表示在台式机、笔记本和服务器领域，晶体管技术的提升使得公司能够继续创造出处理器计算速度的全新纪录；同时会减少晶体管的漏电量——这种漏电会影响芯片和PC的设计、规格、功耗、噪音以及成本。同时，这一突破也会保证摩尔定律在下一个十年继续有效。“随着越来越多的晶体管被集成到一个硅晶片上，业界一直在研究电流泄露问题的解决方案，”英特尔高级院士Mark Bohr指出：“我们的工程师和设计人员已经取得了重大突破，确保了英特尔在产品和创新方面的领导地位。我们在45nm制程技术方面采用了新型高-k栅介质和金属栅极晶体管，将帮助英特尔公司针对我们已经成功推出的英特尔酷睿2 和至强系列处理器，推出速度更快、能效更高的多核产品，并使摩尔定律在下一个十年继续发扬光大。”

　　英特尔计划在下一代英特尔酷睿2双核、英特尔酷睿2四核以及英特尔至强系列多核处理器中应用这种由新材料制成的晶体管，并且明确的表示2007年下半年将会推出15款应用了45nm技术的处理器产品。英特尔公司还宣布这其中的五种早期版本的处理器原型已经可以运行——英特尔公司相信，生产出新一代45nm系列产品（研发代码为Penryn）中的首批可工作 45 nm处理器，标志着英特尔在半导体产业领先至少一年。

　　英特尔宣称面向五大不同计算机细分市场的早期45nm处理器已经可以运行Windows Vista，Mac OS X，Windows XP和Linux等操作系统，并且可以运行一些应用程序了。上面的表格是英特尔已经公布的其45nm处理器杂部分操作系统上的运行情况。

　　从掌上晶体管到病毒级晶体管

　　要了解英特尔此次在晶体管技术上所取得的技术突破的意义所在，我们有必要回顾一下过去60年来晶体管技术的发展历史及其重要里程碑。

• 1947年12月16日，William Shockley、John Bardeen、Walter Brattain成功的在贝尔实验室制造出第一个晶体管，这个晶体管可以握在手中。
   
• 1950年，William Shockley开发出双极晶体管（Bipolar Junction Transistor），也就是现在通行的标准晶体管。
   
• 1953年，第一个采用晶体管厄商业化设备投入市场，这种设备是——助听器。
   
• 1954年10月18日，第一台晶体管收音机Regency TR1投入市场，它包含了4只晶体管。
   
• 1961年4月25日，第一个晶体管电路专利被授予Robert Noyce。最初的晶体管对收音机和电话而言已经足够，但是新的电子设备要求规格更小的晶体管，即集成电路。
   
• 1965年，摩尔定律诞生。Gordon Moore预测，未来一个芯片上的晶体管数量大约每年翻一倍（10年后修正为每两年）。
   
• 1968年7月，罗伯特.诺伊斯和Gordon Moore从仙童半导体辞职，创立了新的企业Intel公司——该公司的名称就是INTegrated ELectrionics的缩写。
   
• 1969年，英特尔成功的开发出第一个PMOS硅栅晶体管，这些晶体管继续使用传统的二氧化硅栅介质，但是引入了新的多晶硅栅电极。
   
• 1971年，英特尔发布了其第一个微处理器4004。这款处理器大小为1/8英吋 x 1/16英吋，包含2000多个晶体管，采用了10微米PMOS技术生产。
   
• 1978年，英特尔标志性的把Intel 8088微处理器销售给IBM个人电脑事业部，称为了IBM PC的中枢大脑。这款16位的8088处理器包括2.9万个晶体管，运行频率为5MHz、8MHz和10MHz。8088的成功让英特尔进入了财富500强。
   
• 1982年，英特尔80286微处理器推出，它使用了13400个晶体管，运行频率为6MHz、8MHz、10MHz和12.5MHz。
   
• 1985年，英特尔386微处理器问世，包括27.5万个晶体管，这是一款32位处理器。
   
• 1993年，英特尔奔腾处理器问世，包含有300万个晶体管，采用了英特尔0.8微米制成生产。
   
• 1999年12月，英特尔发布Pentium III处理器，该产品包括了950万个晶体管，采用了0.25微米制程。
   
• 2002年1月，英特尔推出采用了0.13微米制程的Pentium 4处理器。
   
• 2002年8月13日，英特尔宣布与90nm制程相关的若干技术取得突破，包括高性能低功耗晶体管、应变硅、高速铜连接和新兴低K介质材料，这是业界在生产中首次使用应变硅。
   
• 2003年3月12日，英特尔发布迅驰移动技术平台，其中包括了英特尔最新的移动处理器Pentium M，该处理器采用了0.13微米制程，包含7700万个晶体管。
   
• 2005年5月26日，英特尔双核处理器Pentium D诞生，采用了90nm制程技术，包含了2.3亿个晶体管。
   
• 2006年7月18日，英特尔双核安腾2处理器发布，集成了17.2亿个晶体管，同样采用了90nm制程技术生产。
   
• 2006年7月27日，英特尔发布酷睿2双核处理器，该处理器包括2.9亿个晶体管，采用了65nm制程技术生产。
   
• 2006年9月26日，英特尔宣布正在开发超过15种的采用了45nm制程的产品，它们分别面向台式机、笔记本和企业级计算市场，研发代码Penryn，是从英特尔酷睿微架构派生而出的。
   
• 2007年1月8日，英特尔发布了用于桌面电脑的65nm酷睿2四核处理器和用于服务器的四核处理器，晶体管数量达到了5.8亿个。
   
• 2007年1月29日，英特尔宣布在晶体管技术上取得突破，其下一代处理器所采用的晶体管将应用高K栅介质和金属栅极这些创新性的材料。同时，晶体管将会达到45nm，而一个鼻病毒的大小为20nm。

　　传统晶体管结构和局限性

　　第一只晶体管问世以来的60年的时间里，晶体管技术的进步可谓是突飞猛进，体积的不断地的缩小，切换速度不断的提升，集成电路的集成度也不断的提升。尽管晶体管技术进步巨大，但是晶体管发热和电流泄露问题始终是制造更小的晶体管、让摩尔定律持久发挥效力的关键障碍。

　　晶体管是一种简单的开关装置，利用它的导通状态和断路状态可用于可处理电子数据中的0、1。如上图所示，一个基本的CMOS晶体管包括栅电极、源极和漏极，电流是否能够从源极到漏极，取决于栅电压的高低——可以想象源极到漏极之间是一个输送水的软管，软管受到的压力足够大，软管变形就会阻断水流，源极和漏极之间就是断路状态，否则是开路状态。

　　源极中一般会包括涂层硅（Doped Silicon），这是一种掺杂了某些降低电阻杂质的硅，它是晶体管中电流产生的“源头”。漏极和源极类似，也在硅中掺杂了一些杂质，它是晶体管中电流流向的部分。（晶体管是对称的，电流可以从源极到漏极，也可以从漏极到源极）。传统的栅电极材料是多晶硅或者原子随意排列且不形成网格状结构的硅，它的电流状态决定着晶体管是打开还是闭合的。源极和漏极之间的区域是通道部分，它由晶体管状态的硅组成，也就是以网格状有序排列结果的硅，当晶体管处于打开状态时，电流流经通道。

　　栅介质位于栅电极下方，用于隔离栅电极和沟道，一般会包含二氧化硅成分。在理想状态下，栅介质应该是完美的绝缘体，也就是在栅电极加电压时才有电流通过，没有电压时则完全没有电流通过，实际上却不是这样，在不加电压的时候也会有微弱的电流通过栅介质，这就是所谓的漏电。

　　采用氧化硅制造晶体管栅介质已有40余年，主要是由于其可加工能力，并且随着氧化硅被加工得越来越薄，晶体管性能也取得了稳步提高。英特尔在其此前的65nm制程技术中，已经成功将氧化硅栅介质的厚度缩小至1.2nm（相当于五个原子层），但是不断缩小也使栅介质的漏电量逐步增加，导致电流浪费和不必要的发热，影响晶体管发挥其应有的作用。

　　45nm技术和新晶体管技术

　　英特尔最近几年保持着每两年推出一代新技术的速度，2003年P1262制程投入使用，90nm技术被用于代号Prescott的处理器中；2005年P1264制程投入使用，65nm技术被用于代号为Presler的处理器中；2007年新年伊始，英特尔宣布在晶体管技术上取得重大突破，其45nm产品将会于2007年下半年投入生产。

　　同今天的65nm技术相比，英特尔的45nm技术具有多个方面的优势：

• 晶体管密度提升了2倍，从而使芯片体积更小

• 晶体管切换功率降低30%以上

• 晶体管切换速度提升20%以

• 源极-漏极露电功率降低5倍以上

• 栅极氧化物漏电功率降低10倍以上

　　如果没有高-K栅介质和金属栅极晶体管，将不可能有这些性能和漏电方面的进步。

　　晶体管栅漏电与不断变薄的氧化硅栅介质有关，这一点已经被业界视为过去10年来摩尔定律面临的最大技术挑战之一。为解决这一棘手问题，英特尔公司在栅介质中采用厚度更大的铪基高-k材料取代氧化硅，与过去40多年中一直使用的氧化硅相比较，漏电量减少了10多倍。

　　在上个世纪80年代，人们对于CMOS晶体管的基本结构做了改进，在栅电极层之上增加了一个低电阻覆盖层，以提高晶体管的性能。

　　对于N型晶体管而言，当栅极电压超过阈值电压时，晶体管为打开状态，此时源极和漏极之间有较多的电流通过，而当栅极电压低于阈值电压时，晶体管为关闭状态，此时源极和漏极之间只有较少的电流通过（理想状态当然是无电流通过）。对于P型晶体管而言，上述的情况都是反的，也就是当栅极电压低于阈值电压时处于打开状态，而栅极电压高于阈值电压时处于关闭状态。而现代芯片中一般使用的是CMOS（互补型金属氧化物半导体）晶体管，这种晶体管将N型晶体管和P行晶体管结合，具有更低的功耗和更好的性能。

　　栅介质层做的越薄，将增加栅电极与硅通道耦合（增加栅场效应），并且有助于增强“开状态”时的电流，降低“关状态”时的电流。然而“物极必反”，如果栅介质太薄的话，那么漏电流将会穿过普通的绝缘栅介质（二氧化硅层）——最严重的情况下将会导致该晶体管出现逻辑错误。

　　为了解决这个问题，英特尔采用了基于鉿的高-K栅介质来代替原来的二氧化硅栅介质。这里的K所指的就是介电常数，原来所使用的二氧化硅栅介质的K值约为4-5附近，而高-K材料一般会在25以上（但英特尔并未透露所采用的这种高-K材料的具体情况）。利用这种高-K材料，可以使得栅介质层的厚度不必太薄，可明显的降低栅电极漏电，同时还提高了栅场效，从而达到了提升“开状态”下的电流，降低“关状态”下的电流的目的。

　　当高-k栅介质与多晶体硅栅电极结合时会产生的两种不良效应。第一种是阈值电压钉扎效应，主要犹豫在栅介质和栅电极边界产生的某些瑕疵，很难将阈值电压调节到较低的水平，而低阈值电压却是高性能晶体硅所必需的。第二种是声子散射，这种现象限制了电子的移动性，从而会降低晶体管的性能。当用特定金属制成的栅电极取代多晶硅栅电极，就可以很好的消除以上的问题。

　　在正常运行的情况下，在多晶硅栅电极和栅介质交界的地方是会形成一个薄薄的耗尽导电信号区，这将导致栅介质的有效厚度增加，从而使得“开状态”下的源极-漏极电流下降，而“关状态”下的源极-漏极电流增加，这种改变不是人们所期望的。

　　同样，使用特定金属制成的栅电极取代多晶硅栅电极，也能消除耗尽区，增加栅场效，从而达到了提升“开状态”下的电流，降低“关状态”下的电流的目的。

　　做为新型晶体管的核心技术，英特尔并没有公布关于高-K栅介质和金属栅极的具体信息。英特尔只是说明可以用做高-K栅介质和金属栅极的材料有数百种之多，而且还要采用适合的制程技术才能达到预期的目标。英特尔乐观的估计，其它公司可能会在32nm时代或者更晚的时候才能获得同样的成果。

　　英特尔45nm晶体管的应用

　　在2006年1月份，英特尔发布的153Mbit SRAM就已经开始使用同此次发布的45nm处理器一样的制程技术了——它利用经济有效的193nm干蚀刻技术成功的实现了具有高-K栅介质和金属栅极的晶体管。这表明英特尔新型晶体管已经不仅仅局限于实验室环境了，他们已经为下半年的量产做好了基本的准备。

45nmSRAM测试晶圆

45nm SRAM测试晶圆局部

　　上图是英特尔展示的45nm SRAM测试晶圆的图片。该芯片面积为119 平方毫米，单元面积为0.346平方微米（大约相当于65nm单元面积的一半），存储容量为153Mbit，每颗芯片集成了超过10亿个晶体管。

　　英特尔还公布了代号为Penryn的系列研发项目的一些内容，他们表示一系列分别针对服务器、工作站、台式机和笔记本优化的版本正在研发中。这一系列的产品将会采用45nm制程，英特尔还会在这些产品中采用低-k电介质的铜线连接，帮助提高晶体管性能、降低功耗。同时，英特尔也将采用创新的设计规则和先进的掩模技术，拓展193nm干式光刻技术的应用来制造这些45nm处理器。

俄勒冈D1D工厂鸟瞰

亚利桑那Fab 32工厂

　　英特尔计划将会在2007年下半年，在位于俄勒冈的D1D工厂和位于亚利桑那的Fab32工厂投产45nm 300mm晶圆。2006年3月份在以色列Qiryat Gat镇开工的Fab28工厂预计在2008年上半年投产45nm 300mm晶圆产品。

　　Penryn系列处理器和SSE4指令集

　　在文章的开始我们也提及过，英特尔正在开发的45nm制程产品超过15种，涵盖台式机、笔记本、工作站和企业版产品领域。这些产品具有了新的微体系架构特性，通过增加了SSE4指令集拓展了从媒体应用到高性能计算应用领域的性能，同时还利用一些专用电路实现对于特定应用加速。

英特尔公布的Penryn处理器芯片

　　45nm双核处理器中含有4亿多个晶体管，四核处理器中含有8亿多个晶体管。上图是英特尔公布的Penryn研发项目中的一颗处理器芯片的图片，其结构基本是左右对称的，所以应该是一个双核的处理器核心。芯片的下半部几乎都被缓存占据——每个核心最高可配置缓存容量可能达到6MB以上。

　　英特尔新一代的Penryn处理器将会包括两个最新特性：SSE4（Streaming SIMD Extensions 4）指令集和应用目标加速技术（Application Targeted Accelerators）。

SSE4向量化编译器和媒体加速器指令

　　SSE4是英特尔自从SSE2之后对于ISA扩展指令集最大的一次的升级扩展，它将会随着Penryn处理器陆续应用于台式机平台、移动平台和服务器中。SSE4包括大约50条新指令，主要用于以下两个范畴：

• SSE4向量化编译器和媒体加速器（SSE4 Vectorizing Compiler and Media Accelerators）

• SSE4高效加速字符串和文本处理（SSE4 Efficient Accelerated String and Text Processing）

　　SSE4中增加了几条新的编译器向量基元指令（primitives，用于组成更复杂操作的指令），它们改进了整数和浮点操作，支持DWORD和QWORD操作，新的单精度FP操作、快速寄存器操作、面向性能优化的内存操作等等。利用支持SSE4指令集的编译器编译之后，包括图形/图像处理、视频处理、2-D/3-D生成、多媒体、游戏、内存敏感负载、高性能计算等应用都会受益。

SSE4高效加速字符串和文本处理指令

　　在新的SSE4高效加速字符串和文本处理指令中可以在单条指令中完成原来需要多条指令才能完成的字符串对比、查找等操作，从而帮助大大提升提升字符串和文本处理操作的性能。数据块、文本搜索、病毒扫描、类似于ZLIB的字符串处理库、Token parsing/recognizing应用和state machineoriented应用都会因此受益。

应用目标加速相关指令

　　应用程序目标加速器是用于优化英特尔处理器性能、降低延迟、降低功耗的整合于处理器核心内的固定功能组件——随着从65nm制程向着45nm乃至22nm制程过渡，处理器核心有条件整合更多个核心和更大容量的缓存以及其它的功能部分。

　　应用程序目标加速器的首要功能是在数据完整性应用中加速冗余校验（CRC）的计算过程。这种新的CRC指令将能促使基于处理器的CRC操作更快，可以用更低的成本实现高效的数据完整性校验，比如在iSCSI、RDMA等企业级应用中CRC能力往往是整个系统的瓶颈所在，而应用程序目标加速器可以明显的提升此类应用的性能。否则，服务提供商不得不得在系统中安装非常昂贵的且耗电的加速卡来确保性能。需要注意的是，英特尔在其资料中特意强调了应用程序目标加速器在iSCSI应用中的作用，那么将能进一步促进SAN网络存储解决方案的普及。应用程序目标扩展的第二部分仅包括一条指令：POPCNT，主要用于加速在大数据集中的查询操作。比如基于挖掘（Genome Mining）、手写识别、数字化健康工作量等应用。

　　从去年开始，英特尔公司就计划每隔一年即推出一代新制程技术和新的微体系架构。 如上图所示，2007年英特尔将会携Penryn系列处理器和45nm制程技术切入市场；2008年新一代的Nehalem微架构将会接替工作了两年前发布的core微架构；2009年，32nm制程技术会应用于代号为Nehalem-c系列处理器上；一年之后，也就是2010年，代号Gesher的新一代微架构会开始着手接替Nehalem的使命；2011年以后，22nm制程将会成为现实。