E6600亮相中关村 三种不同定位攒机配置(3)

处理器流水线大幅度削减

    这里我们主要拿上一代Pentium 4处理器进行对比。首先Prescott核心的Pentium 4处理器流水线的长度为31级，是处理器有史以来最高的，但是在很多应用中证明了处理器流水线的长度与性能成反比，对于NetBurst的超长流水线，为了缩短单个时钟周期提高处理效率就只有提高主频一条解决途径，但是此时就暴露出高主频的弊端——低执行效率和高功耗。

    酷睿微体系结构将流水线长度缩短为14级，相比NetBurst要短了17级，但是对比迅驰处理器的12级流水线长度要逊色一些，但是这种设计无疑大大提高了酷睿2处理器的执行效率。

高FSB带宽设计技术图解

采用了高FSB带宽设计

    即使是对硬件不是十分在行的朋友也发现了酷睿2处理器对比之前处理器在前段总线上有了大幅度提升，回顾Intel处理器发展历史，好像每一次Intel发布一款新架构处理器，提升FSB带宽成为一项必不可少的工程，到底FSB对于处理器性能有多大影响？为何Intel对此如此执迷呢？

    FSB(全称为Front Side Bus，中文名称为前段总线)： 前端总线是处理器与主板北桥芯片或内存控制集线器之间的数据通道，其频率高低直接影响CPU访问内存的速度；人们常常以MHz表示的速度来描述总线频率。通常用FSB表示CPU连接到北桥芯片的总线，计算机的前端总线频率是由CPU和北桥芯片共同决定的。CPU就是通过前端总线（FSB）连接到北桥芯片，进而通过北桥芯片和内存、显卡交换数据。

    作为连接CPU与主板北桥芯片的重要通道，FSB的重要性就不言而喻了。目前发布的桌面版酷睿2处理器6款产品中有5款都是采用了1066MHz的FSB，只有定位低端的E4200采用了800MHz的设计，而主流定位的E6XXX系列则全部采用了1066MHz的FSB。虽然Conroe处理器配备了高达4MB的二级缓存，大幅度提高了命中率，但是依然有许多数据需要通过FSB来存取，因此频率更高、带宽更大的FSB可以提高处理器对北桥、内存、显卡的访问速度。

    我对酷睿2处理器第一次深刻映象是来自网上的一张SuperPI截图，这张截图就是采用的酷睿2处理器，而最令我惊讶的就是它接近10秒的惊人成绩，当时的SuperPI成绩大都集中在20～30秒左右，突破10秒被大家公认为是几年以后的事情。这样截图的出现让众多玩家们哗然。

    到底是什么原因是酷睿2处理器拥有如此骄人的成绩呢？我想这是与酷睿2的五大经典杀手锏技术分不开的。

    第一，宽区动态执行：宽区动态执行实际上就是在一个时钟周期内执行更多的指令，由此提高指令的执行效率。我们知道酷睿微体系结构中每一个内核有14级流水线，达到了性能和功耗的最佳平衡，（流水线）更深的缓冲，使得执行单元可以从更广的范围选择指令。

酷睿2五大经典杀手锏技术分析

    酷睿2处理器拥有4组解码器，而以往的处理器只有三组，从这个角度上来看简单的3到4的提升使得处理器得性能有33％的增幅。另外酷睿微体系结构集成了Banias移动微架构中的微融合技术，在酷睿2处理器中增加了更多的微融合指令。酷睿微体系结构中还增加了“宏融合技术”，比方说让程序中大量存在的比较和跳转指令在一个时钟内执行，从而提高了指令的执行效率。

    第二，高级智能高速缓存：高级智能高速缓存技术就是让两个内核可以共享二级缓存，这样二级缓存可以动态分配给两个内核使用。这样以来，无疑比之前的Pentium D处理器每个内核独占二级缓存的方式拥有更高的效率。

    第三，高级数字媒体增强：大家都十分熟悉SEE2、SEE3指令集，他们都是Intel专门位多媒体处理工作而优化的指令集。而在新的酷睿为体系结构下，在一个时钟周期内处理器可以执行一个128位的操作，而以前产品这个操作则需要2个时钟周期。这使得Conroe在进行数字媒体、科学计算和图像处理器等工作时都会有很大得性能提升。

各平台性能提升图解

    第四，智能内存访问：在计算机系统中，内存的访问速度要远远低于高速缓存，因此如果能够缩短访问内存的延时就能给系统的整体表现带来明显提升。智能内存访问就是这样的技术，他包括两方面内容——智能预取器以及内存消岐。简单地说，智能预取器就是把处理器内核将要用到的数据提前从内存中提取出来，并加载到高速缓存中，有效的降低了内存的延时，提高了访问速度。

    第五，智能功率特性：这个功能虽然和处理器性能没有直接联系，但是控制处理器的功耗同样重要。酷睿2微体系结构分为四步降低功耗：第一步，通过改进生产工艺，如采用65nm工艺、多层技术结构等来改善处理器的功耗情况；第二步，通过高级功率门控技术继承了现有的移动处理器的功耗控制技术；第三步，通过控制单独的逻辑子系统来降低能耗；第四步，通过降低晶体管的漏电流和更深度睡眠来降低晶体管端的能量消耗。